量子コンピューティングにおける配線の問題

実用的な量子コンピューターを構築するには、それらを管理する制御電子機器に数百または数千個のqubitを接続する必要があります。従来の超伝導量子プロセッサー内の各qubitは、独自のmicrowave制御ラインおよび読み取り接続のセットが必要であり、室温電子機器から注意深く設計されたcryogenic段階を経由して、絶対零度近くで動作するプロセッサーまで実行されます。qubit数が増加するにつれて、この配線要件は、古典的なシステムに対する実際の利点に必要なスケールに達するずっと前に、量子コンピューターを物理的に管理不可能にする脅威となります。

研究チームは現在、超伝導量子プロセッサーが物理的接続をはるかに少なくしながら完全な計算パフォーマンスを維持できることを実証しました。これは共有配線チャネル全体で制御信号を多重化するアプローチを使用しています。この実証は、分野で最も根強いスケーリング課題の1つに対処し、配線数がqubit数に直接比例するのではなく、準線形に増加するアーキテクチャを指しています。

多重化アプローチ

この技術は周波数分割多重化を使用して、複数のqubitの制御信号を単一の物理ワイヤーを介してルーティングします。各qubitには制御信号用に別個の周波数帯が割り当てられており、cryogenic硬体は専用の個別接続を介して信号をルーティングするのではなく、適切な周波数を選択することにより個別のqubitをアドレス指定できます。

技術的な課題は、異なるqubitの制御信号が同じ物理チャネルを共有する場合、量子ゲート動作の忠実度—プロセッサーが計算を実行する精度—を維持することです。周波数帯間のクロストークと周波数選択ハードウェアの不完全さは、qubitのcoherence を低下させるエラーを導入する可能性があります。研究チームは、これらのエラー源は共有配線アーキテクチャにもかかわらず、すべてのqubit全体で完全な忠実度の動作を可能にするレベルに制御できることを実証しました。

量子スケーリングにおけるこの重要性

配線の課題は単なる工学的な不便さではありません。絶対零度近くの動作温度を維持するために使用されるcryogenic冷却システムは、様々な温度段階を通過する配線接続の限られた数のみを物理的に収容できます。IBM、Google、および他の量子コンピューティングリーダーは、このボトルネックが既存のハードウェアアーキテクチャで量子数を拡張できる速度に対する根本的な制約を表していることを明らかにしてきました。

物理的接続数を大幅に削減する多重化配線アプローチにより、既存の冷却硬体はより多くのqubitを比例的にサポートできるようになります。テクノロジーが成熟するにつれて繰り返し適用されると、これは量子プロセッサーが医薬品発見、材料シミュレーション、暗号学的に関連する計算などの応用に必要なスケールに達する速度を大幅に加速できます。

相補的な進歩と今後の道

多重化配線アプローチは、他のスケーリング技術を補完しています：quantum error correction、より長いcoherence時間のための改善されたqubit製造、および情報移動オーバーヘッドを削減する新しいプロセッサーアーキテクチャ。配線ボトルネックにこれらの進歩と並行して対処することは、スケーリング制約が複数の角度から同時に攻撃されていることを意味しています。

量子パフォーマンス特性を犠牲にすることなく工学的障害で大きな進歩を遂行する研究コミュニティの能力は、分野の成熟度の重要な指標です。初期の量子プロセッサーは概念実証を実証しましたが、実用性を制限する実用的な制約で苦労しました。これらの工学的課題を解決しながら量子特性を保持することは、実験室の好奇心を実世界展開への信頼できるパスの技術から分離するものです——そしてこの配線ブレークスルーはその方向への意味のあるステップを表しています。

この記事はPhys.orgのレポートに基づいています。オリジナル記事を読む。